2 results
Search Results
Now showing 1 - 2 of 2
Master Thesis Snort Kuralları Kullanılarak Ağ Giriş Tespit Sistemi için Fpga Tabanlı Paket Başlığı Sınıflandırması(2021) Behadılı, Yousıf Hosaın Dakhıl Al; Özbek, Mehmet Efeİnternet üzerinden veri iletişiminde ağ güvenliği etkili bir konu haline geldi. Bunu desteklemenin bir yolu, ağ cihazlarında gelen paketleri sınıflandırmak ve filtrelemektir. Paket başlığı sınıflandırması, İzinsiz Giriş Tespit Sistemi (IDS) gibi ağ cihazları için önemli bir görevdir, güvenli ağ iletişimi ve iletişim için önemli bir tekniktir. İnternet hizmetleri ve güvenlik araçları, gelen her paketin önceden tanımlanmış kurallara göre kontrol edilmesini içeren paket sınıflandırma tekniğini kullanır. Bu araştırmada, Alan Programlanabilir Kapı Dizisine (FPGA) dayalı ağ saldırı tespit sisteminin paket başlığı sınıflandırması için sonlu durum Makinesi (FSM) tekniği kullanılarak yeni bir algoritma sunulmuştur. Sunulan algoritma, gelen paketin başlık alanlarını, blok ROM FPGA belleğinde depolanan önceden tanımlanmış kurallarla, aralarındaki eşleşmeyi bulmak ve bunlara gelen paketi sınıflandırmak için bazı snort eylemleri uygulamak için karşılaştırır. FPGA platformu, özellikle dijital sistem tasarımında işlemede yüksek hızı ve kalitesi nedeniyle bu araştırma için seçilmiştir. Verilog dilinde açıklanan ve daha sonra Xilinx_Vivado 18.2 yazılımı kullanılarak Xc7a100tcsg324-1 FPGA kartında uygulanan önerilen paket başlığı sınıflandırma algoritması. Simülasyon sonucu, önerilen mimarinin gelen paketi istenen şekilde başarılı bir şekilde sınıflandırabildiğini ve 100 Mbps'den fazla maksimum verim elde edildiğini göstermektedir. Anahtar Kelimeler: Ağ saldırı tespit sistemi, Paket sınıflandırma, FPGA, Verilog HDLMaster Thesis Alan Programlanabilir Kapı Dizilerini Kullanarak Ağ Paketlerınde Hızlı Başlık Eşleştirme(2021) Naser, Anwer Sabah; Özbek, Mehmet EfePaket sınıflandırması için içerik adreslenebilir belleğin davranışlarını taklit eden paralel işlem çoklu RAM'in donanım mimarisi bu tezde sunulmuştur. İnternet ağlarının hızındaki artışla birlikte, davetsiz misafirlerin tespit edilme hızı temel bir gereklilik haline geldi. Bu çalışmada, verilere erişmelerini önlemek için davetsiz misafirleri tespit etmek için hızlı ve verimli bir şekilde bir paket başlığı alanı kullanılmıştır. Xilinx'in FPGA kart tekniği kullanıldığında uygulama test sonuçları hızlı ve uyumluydu. Son olarak, bu paralel işlem çoklu RAM paket başlık algılayıcısının tasarımı, sentezi Vivado 2018.2 simülatörü kullanılarak gerçekleştirildi ve kodlama Verilog HDL dili ve Xilinx Artix-7 FPGA ile yazılmıştır. (Field Programmable Gate Array) kiti kullanıldı.