Snort kuralları kullanılarak ağ giriş tespit sistemi için FPGA tabanlı paket başlığı sınıflandırması

Abstract

İnternet üzerinden veri iletişiminde ağ güvenliği etkili bir konu haline geldi. Bunu desteklemenin bir yolu, ağ cihazlarında gelen paketleri sınıflandırmak ve filtrelemektir. Paket başlığı sınıflandırması, İzinsiz Giriş Tespit Sistemi (IDS) gibi ağ cihazları için önemli bir görevdir, güvenli ağ iletişimi ve iletişim için önemli bir tekniktir. İnternet hizmetleri ve güvenlik araçları, gelen her paketin önceden tanımlanmış kurallara göre kontrol edilmesini içeren paket sınıflandırma tekniğini kullanır. Bu araştırmada, Alan Programlanabilir Kapı Dizisine (FPGA) dayalı ağ saldırı tespit sisteminin paket başlığı sınıflandırması için sonlu durum Makinesi (FSM) tekniği kullanılarak yeni bir algoritma sunulmuştur. Sunulan algoritma, gelen paketin başlık alanlarını, blok ROM FPGA belleğinde depolanan önceden tanımlanmış kurallarla, aralarındaki eşleşmeyi bulmak ve bunlara gelen paketi sınıflandırmak için bazı snort eylemleri uygulamak için karşılaştırır. FPGA platformu, özellikle dijital sistem tasarımında işlemede yüksek hızı ve kalitesi nedeniyle bu araştırma için seçilmiştir. Verilog dilinde açıklanan ve daha sonra Xilinx_Vivado 18.2 yazılımı kullanılarak Xc7a100tcsg324-1 FPGA kartında uygulanan önerilen paket başlığı sınıflandırma algoritması. Simülasyon sonucu, önerilen mimarinin gelen paketi istenen şekilde başarılı bir şekilde sınıflandırabildiğini ve 100 Mbps'den fazla maksimum verim elde edildiğini göstermektedir. Anahtar Kelimeler: Ağ saldırı tespit sistemi, Paket sınıflandırma, FPGA, Verilog HDL

In data communication through internet, network security became an influential issue. One way to support it is by classifying and filtering incoming packets within devices of network. Packet header classification is an essential task for network devices such as Intrusion Detection System (IDS), it is an important technique for secure networking and communication. Internet services and security tools utilize technique of packet classification which includes checking of each incoming packets against predefined rules. In this research, a new algorithm for packet header classification of network intrusion detection system based on Field Programmable Gate Array (FPGA) has been presented using finite state Machine (FSM) technique. The presented algorithm compares the header fields of incoming packet with predefined rules that stored in block ROM FPGA memory to finding the matching between them and applying some snort actions on them to classify the incoming packet. The FPGA platform has been chosen for this research because of its high speed and quality in processing especially in digital system design. The proposed packet header classification algorithm described in Verilog language and then implemented in Xc7a100tcsg324-1 FPGA board using Xilinx_Vivado 18.2 software. The simulation result show the proposed architecture can classify the incoming packet successfully as desired and the maximum throughput of more than 100 Mbps was achieved. Keywords: Network intrusion detection system, Packet classification, FPGA, FSM, Verilog HDL