Özbek, Mehmet EfeArıkan, Kutluk BilgeÖzbek, Mehmet EfeShwehdı, Rabeı Abdulhafıd S.Department of Electrical & Electronics Engineering2024-07-072024-07-072017https://hdl.handle.net/20.500.14411/4650Bu tezde, bir yonga üzeri sistem (SoC) kartı kullanılarak, Simulink HDL coder ve XSG kütüphanesi ile geliştirilmiş bir tesis modelini sınamak için kullanılabilecek bir donanımla benzetim (HIL) test düzeneği geliştirilmiştir. Tesis modeli, Simulink HDL kodlayıcı ve Xilinx System Geneator (XSG) kütüphanesi kullanılarak Verilog koduna dönüştürmüş ve Vivado Design Suite kullanılarak ZedBoard'a yüklenmiştir. Programlanan SoC kartı, gerçek giriş sinyallerine analogdan dijitale dönüştürücüler (ADC) ile arabağlanmış, tesisin çıkış sinyali ölçüm cihazına dijitalden analoga dönüştürücü (DAC) aracılığıyla taşınmıştır.This thesis proposed a hardware in the loop (HIL) test setup based on system on chip board (SoC) board, that can be used for testing a plant model developed using Simulink HDL coder and Xilinx System Generator (XSG) library. The plant model was converted to Verilog code using XSG system generator and uploaded to SoC board using Vivado Design Suite. The programmed SoC board was interfaced to real input signals through analog to digital converters (ADC) and the output signal of plant was carried to the measurement device through a digital to analog converter (DAC). Drivers, in the form XSG models, were developed for ADC and DAC modules which implement the communication protocols of the modules to achieve data transmission between these modules and the SoC board. The operation of the HIL setup has been verified for a simple plant model.enElektrik ve Elektronik MühendisliğiElectrical and Electronics EngineeringMaster Thesis490300066